percobaan 1 modul 2

percobaan asynchronous binary counter 4-bit dengan 4 J-K flip flop counter up

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Hardware
2. Video Rangkaian
3. Jurnal
4. Analisa
5. Link Download

MODUL 2

Counter, shift register dan seven segment

1. Hardware  [kembali]

2. Video  [kembali]

3. Jurnal  [kembali]

4. Analisa  [kembali]

1.      Bentuk sinyal percobaan

Pada hasil percobaan 1, pada sinyal keluaran H0 outputnya berupa 101010 ( sama dengan output dari clock), pada flip-flop H1 output merupakan 00110011, flip-flop H2 outputnya 000111000111 dan pada flip-flop H3 inputnya 0000111100001111 dan seterusnya . Dimana pada sinyal keluaraan ini di dapatkan kesimpulan sinyal keluaran selanjutnya merupakan kelipatan 2 dari hasil sinyal sebelumnya.

Clock merupakan salah satu masukan yang terdapat dalam beberapa rangkaian flip-flop. Untuk mengkoordinasi kegiatan keseluruhan, sinyal umum yang bernama kunci-waktu (clock) dikirimkan ke setiap flip-flop. Clock digunakan pada flipflop untuk mengubah keadaan pada salah satu naik dan yang lain turun.Grafik pada percobaan tidak sesuai dengan ini.Hal ini bisa terjadi karna kurang pengetahuan pratikan dalam pembuatan grafik tapi hasil output pada saat pratikan sudah benar.

    2.     Analisa output dan tabel dan tabel kebenaran JK flip flop

            Tabel kebenaran JK flip flop

 

              Dimana pada tabel D3 adalah H0,D2 adalah H1,D1 adalah H2 dan D0 adalah H3. Pada tabel kebenaran  jika clock 0 dan nilai H1,H2,H3 output  desimalnya adalah 0,dan seterusnya bisa dilihat pada tabel di atas.Dari data  yang di dapat pada pratikum sudah sesuai dengan tabel di atas.

5. Link Download [kembali]
 
html download
video download